设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › SystemVerilog_synthesis_paper供大家学习
返回列表 发新帖
查看: 3565|回复: 4

[原创] SystemVerilog_synthesis_paper供大家学习

[复制链接]
发表于 2010-5-18 11:27:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
文中讲了system verilog的相关综合问题
学习

2006-SNUG-Europe_SystemVerilog_synthesis_paper.pdf

348.85 KB, 下载次数: 46, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子
回复

使用道具 举报

pofeng
发表于 2010-5-18 13:00:23 | 显示全部楼层
谢谢分享！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-30 00:12:52 | 显示全部楼层
谢谢楼主  
不错的资料
回复 支持 反对

使用道具 举报

发表于 2010-6-5 13:54:28 | 显示全部楼层
system verilog  .good
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-9-30 12:26:24 | 显示全部楼层
good. thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:30 , Processed in 0.042750 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表