设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › 如何降低组合逻辑的深度？

返回列表发新帖

查看: 2624|回复: 4

[求助] 如何降低组合逻辑的深度？

发表于 2010-7-30 22:03:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟想请教一下，如何降低组合逻辑的深度？

相关帖子

回复

使用道具举报

楼主| 发表于 2010-7-30 22:05:37 | 显示全部楼层

就是再用Verilog时，有什么有效的方法将复杂的组合逻辑拆分开来

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

楼主| 发表于 2010-7-30 22:17:24 | 显示全部楼层

关注中~~~~~~~~~~~~

回复支持反对

使用道具举报

楼主| 发表于 2010-7-31 10:55:41 | 显示全部楼层

自己顶一下！！！

回复支持反对

使用道具举报

楼主| 发表于 2010-7-31 23:25:55 | 显示全部楼层

自己回去查去~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 03:56 , Processed in 0.030491 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表