设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 在脉冲的下降沿到来时，加入一个脉冲，用VHDL怎么写？ ...

返回列表发新帖

查看: 3486|回复: 1

在脉冲的下降沿到来时，加入一个脉冲，用VHDL怎么写？

发表于 2005-5-20 18:58:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

谁能帮我写一个VHDL，我毕业设计急用。
内容为：在脉冲的下降沿到来时，加入一个脉冲，用VHDL怎么写？

相关帖子

回复

使用道具举报

发表于 2005-5-22 10:36:29 | 显示全部楼层

在脉冲的下降沿到来时，加入一个脉冲，用VHDL怎么写？

一定要用下降沿触发吗？
你哪个学校的？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:23 , Processed in 0.034781 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表