设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一句语法

返回列表发新帖

查看: 2789|回复: 1

一句语法

发表于 2005-8-19 17:08:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

刚入门,问题有点傻,见笑了,是用verilog的
dout<=#1 din
这句阻塞赋值中,#1是什么意思

回复

使用道具举报

发表于 2005-8-21 00:10:20 | 显示全部楼层

一句语法

看看一本语法书
上面都有的
是延迟一个时间单位

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 03:02 , Processed in 0.022860 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表