设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 在CPLD中加多个非门做延时编译后被优化成一个?? ...

返回列表发新帖

查看: 2383|回复: 1

在CPLD中加多个非门做延时编译后被优化成一个??

发表于 2006-11-1 14:05:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问怎么关闭优化??软件Q2

相关帖子

回复

使用道具举报

楼主| 发表于 2006-11-1 15:04:15 | 显示全部楼层

会的哥门说说,急啊?????

???????????????????????????

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:33 , Processed in 0.030369 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表