请教：一个关于sv interface的问题？

jackbh851

用vmm编写了一个testbench，执行时报如下错误：
Variable '_VCS_dummyModport' of interface 'intf' cannot be accessed from instance 'master_if' of modport 'Master'.
please check if the signal is declared in the modport of the interface.
恳请高人指点一二。
我在master中引用interface的信号是：
`define MATER_IF master_if.master_cb
...
virtual intf.Master master_if
...
`MATER_IF.reset <= 1'b0

PS:master_cb是clocking块；Master是modport(clocking master_cb);

jackbh851

不用了，已经解决了！

justin371

回复 2# jackbh851


    楼主啊，怎么的解决的呢，我也遇到类似问题了