设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 有關高速的SAR LOGIC

返回列表发新帖

查看: 3342|回复: 0

[求助] 有關高速的SAR LOGIC

发表于 2012-5-6 12:51:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟最近在嘗試把SAR ADC在往高速推

發現傳統SAR LOGIC(上下兩排DFF那種) CLOCK上到快1G就會出現嚴重的delay

不知道板上大大有甚麼建議的的嗎?

不知道那些作到上G的的架構是不是用傳統的SAR LOGIC

感謝拉~

相关帖子

回复

使用道具举报

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 07:27 , Processed in 0.028082 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表