设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › cadence 16.5 Capture DRC检查规则

返回列表发新帖

查看: 7359|回复: 5

[原创] cadence 16.5 Capture DRC检查规则

发表于 2012-7-4 15:48:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

哪位大哥可以指点一下：cadence 16.5 Capture DRC检查规则都设置哪些项？
谢谢

相关帖子

回复

使用道具举报

发表于 2013-7-1 10:57:51 | 显示全部楼层

TONGWEN XIEXIE

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-7-1 23:24:49 | 显示全部楼层

不错，顶一下

回复支持反对

使用道具举报

发表于 2013-10-7 17:37:37 | 显示全部楼层

???????????

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-10-7 21:39:43 | 显示全部楼层

不错，顶一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-10-8 12:12:17 | 显示全部楼层

不错，顶一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:19 , Processed in 0.036545 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表