设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › AGC Verilog代码设计可以参考

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

楼主: oop2000

[资料] AGC Verilog代码设计可以参考

发表于 2019-7-27 16:22:17 | 显示全部楼层

非常好感谢信

回复支持反对

使用道具举报

发表于 2019-7-28 16:37:40 | 显示全部楼层

有没有相关的说明啊？只看代码，不知道用的啥方法啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-8-7 11:11:22 | 显示全部楼层

学习学习，不错的资料。非常感谢！！！

回复支持反对

使用道具举报

发表于 2019-8-8 23:06:13 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-8-22 21:33:59 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-7-19 14:22:45 | 显示全部楼层

缺模块哦

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-5-9 18:39:33 | 显示全部楼层

缺模块

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-5-9 23:01:36 | 显示全部楼层

Thanks for your sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2024-3-19 20:39:17 | 显示全部楼层

Good ths!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-3-19 21:00:03 | 显示全部楼层

！！！！！！

回复支持反对

使用道具举报

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:06 , Processed in 0.031393 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表