数字集成电路延时影响因素？

sample · 发表于 2013-7-8 20:17:20

您需要登录才可以下载或查看，没有账号？注册

×

请问数字电路延时影响因素有哪些？时钟频率是否会对延时产生影响？

sample · 发表于 2013-7-8 20:18:24

自己先顶一个

starsoi · 发表于 2013-7-10 04:56:14

半导体工艺
门的晶体管结构
晶体管长宽比
输入信号slew rate
连线长度
fanout
温度
供电电压
晶体管老化导致的Vt shift

"时钟频率是否会对延时产生影响" 不知你对延时的理解是什么

liangyi790328_8 · 发表于 2013-7-12 14:15:27

工艺越先进，连线的影响越明显。

sample · 发表于 2013-7-12 19:48:37

如果输入信号加一个10ns的脉冲和20ns脉冲对电路延时是否有影响？

anychao · 发表于 2013-7-18 15:29:53

回复 5# sample

频率只是一种约束（constraint）,跟延时没有任何关系

liyikai · 发表于 2013-8-14 11:03:18

关键门级单元的驱动能力、负载、连线长度以及串扰，至于频率，对延时基本没什么影响

greenwindstudio · 发表于 2013-10-8 21:09:44

频率和延时是两回事吧~

账号		自动登录	找回密码
密码			注册

[求助] 数字集成电路延时影响因素？