设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › layout面积缩减

返回列表发新帖

查看: 1726|回复: 1

[求助] layout面积缩减

发表于 2014-2-21 20:40:05 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

求教layout面积缩减的相关经验。谢谢！

相关帖子

回复

使用道具举报

发表于 2014-3-4 23:19:13 | 显示全部楼层

1) process shrink, then you can shrink the layout at least for the logic circuit.

2) try to understand the requirement, then you can have better idea to shrink the layout

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:06 , Processed in 0.034810 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表