设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti ...

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: 邢拓

[资料] Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著]

发表于 2018-12-6 16:12:49 | 显示全部楼层

回复 4# 邢拓

还不如不传

回复支持反对

使用道具举报

发表于 2019-9-14 23:41:51 | 显示全部楼层

好坑啊这个

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-3-31 11:17:16 | 显示全部楼层

谢谢分享。
第4个包，要调整一下。

回复支持反对

使用道具举报

发表于 2021-7-25 20:32:26 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-25 20:35:04 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-11-8 00:10:20 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-6-11 17:18:36 | 显示全部楼层

感謝樓主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-10-28 14:03:58 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-11-3 15:56:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 3 4 5 67 / 7 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:05 , Processed in 0.029199 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表