找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

查看: 5261|回复: 5

[求助] 关于PLL分频器占空比的问题

[复制链接]
发表于 2014-12-17 09:08:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
最近在做一个电荷泵PLL,分频器使用是用可编程的计数器做的。现在遇到了一个疑问,就是分频出来的信号一定要是占空比50%么?如果必须要这样的话怎么调整占空比? 谢谢大家了。
发表于 2014-12-17 09:42:15 | 显示全部楼层
不一定吧,鉴相器也就比较一个边沿
回复 支持 反对

使用道具 举报

发表于 2014-12-17 10:36:35 | 显示全部楼层
分频的时候,你verilog代码用的不是50%的代码结构,有专门生产50%占空比的代码,可以参考一下。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-12-28 21:37:57 | 显示全部楼层
回复 2# victor0o0

多谢了 试了一下  不是50%也可以。
回复 支持 反对

使用道具 举报

发表于 2014-12-28 22:41:51 | 显示全部楼层
只要上升沿能够对齐就行了,反馈分频器完全没有必要50%占空比
回复 支持 反对

使用道具 举报

发表于 2016-5-2 20:19:01 | 显示全部楼层
多谢分享~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:10 , Processed in 0.046597 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表