设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › IC5141veriloga求助

返回列表发新帖

查看: 2215|回复: 0

[求助] IC5141veriloga求助

发表于 2015-11-16 10:44:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

新手，自己写了一段非常简单veriloga代码想在cadenceIC5141中生成模型，但是出现了许多的错误。请诸位帮忙看一看错在什么地方给我指出来。这几天急用，不胜感激。
我的条件语句几乎每一句都有错。自己改很多遍也还是一样

相关帖子

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:57 , Processed in 0.030056 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表