找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

查看: 2342|回复: 1

[讨论] [转]Verilog/Systemverilog/UVM simulation online

[复制链接]
发表于 2015-12-6 10:09:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
天天有发现!
如果你手边没有现成的仿真环境,又想学习、调试、仿真一些代码,怎么办? 给大家介绍一个很不错的地址:
http://dv333.com/index.php/archives/142
你可以将你需要仿真的文件或者压缩文件夹,提交上传,它就会在新页面将仿真结果显示给你。
比如:
创建一个hello.v,包含以下code:
     module hello;
       initial $display(“Hello, DV World!”);
     endmodule
然后上传它:http://dv333.com/index.php/simonline

                               
登录/注册后可看大图

几秒钟后,在弹出的新窗口你可以看到仿真结果:

                               
登录/注册后可看大图

对于uvm环境的代码仿真也支持,它自带了几个例子,可以参考。对于比较大的project 文件夹,可以压缩为 zip 后上传。(size目前只支持500K以下)
是不是很方便大家的学习呢?
http://dv333.com/index.php/archives/142
http://dv333.com/index.php/simonline
发表于 2015-12-7 10:53:41 | 显示全部楼层
好东西,适合初学者学习
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:58 , Processed in 0.046451 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表