设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › 《SystemVerilog验证测试平台编写指南.pdf》例6.14求 ...

返回列表发新帖

查看: 3407|回复: 1

[求助] 《SystemVerilog验证测试平台编写指南.pdf》例6.14求助

发表于 2016-9-25 11:27:55 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

哪位大侠帮忙看一下，为啥count[1,2,3,5,8]的输出不是一样的呢？
SystemVerilog验证测试平台编写指南.pdf--例6.14求助.png

SystemVerilog验证测试平台编写指南.pdf--例6.14求助.png

相关帖子

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复

使用道具举报

楼主| 发表于 2016-9-25 18:03:20 | 显示全部楼层

因为randomize理论上是均匀分布的，但是由于实际取样太少，所以出现了一定的偏移

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:57 , Processed in 0.031122 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表