bandgap做LVS验证时遇到这样的问题该如何解决？

fzj1992130

好想知道楼主怎么把这个ERC问题清掉的

Snowy2016

回复 11# fzj1992130


   这个NW接地是follow电路的设计，这个是清不掉，只能评估看有没有风险，能不能waive。推荐的做法是离正电位的NW远一些，有些fab就有rule要求要拉开40um！！   一般来说，NW接高电位（比如power—VDD），PW（psub）接低电位（比如说ground—VSS），layout这样画一方面是为了符合电路设计，给MOS等器件正确的sub电位，确保lvs不会出错；另一方面，也是为了降低PN结正偏的风险。

zhangyanyan

建议去找design确认一下