设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › systemverilog 支持二维动态数组么

返回列表发新帖

查看: 2645|回复: 1

[求助] systemverilog 支持二维动态数组么

发表于 2016-10-28 10:51:11 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

有人试过SV是否支持二维动态数组么？比如这样： byte a[][];
bit[7:0] b;
b = 4;
a = new[b][b];

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复

使用道具举报

发表于 2016-10-28 12:39:04 | 显示全部楼层

虽然没用过，但是看LRM好像是支持的

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:34 , Processed in 0.037160 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表