设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › Verilog 语法求助！

返回列表发新帖

查看: 2096|回复: 2

[求助] Verilog 语法求助！

发表于 2017-1-5 17:52:20 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问 =?= 3 什么意思？先谢谢各位大侠了。

assignSCU_GPIO0_01_LSIO_GPIO0_IO29.ipp_port_en = (`IOMUX_SCOPE.iomuxd.iomuxd_group_0_2.IOMUXD_CELLS_6__iomuxd_cell.iomux_cell.mux_mode=?= 3);

回复

使用道具举报

楼主| 发表于 2017-1-6 09:11:22 | 显示全部楼层

有知道的吗？着急

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2017-1-6 10:17:30 | 显示全部楼层

有乱码吧

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 06:40 , Processed in 0.026551 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表