nc模块级后仿问题，跪求大神帮助

lanxiaoyu

现在在做一个模块的网表仿真，主要是为了跑出一个门级的功能波形进行功耗分析；
原计划是不加入sdf，不开delay，不开timing check直接跑仿真；
但是由于rtl中的延时信息没有被综合，导致了网表缺少了必要的延时信息，从而没有办法进行直接仿真；
现在打算clk输入后，它的所有触发输出延时0.25ns后再输出，这样便可以跟rtl对应起来；
请问这种方法可行吗，应该怎么去实现，非常感谢！