设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《计算机原理与设计：Verilog HDL版》cpu设计源代码（Mo ...
123
返回列表 发新帖
楼主: 真我个性

[原创] 《计算机原理与设计：Verilog HDL版》cpu设计源代码（ModelSim仿真）

[复制链接]
发表于 2023-6-10 10:48:58 | 显示全部楼层
后端应该是用不着这些  纯兴趣了啊
回复 支持 反对

使用道具 举报

发表于 2023-7-8 11:14:00 | 显示全部楼层
此书值得一看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ic886
发表于 2024-12-12 13:16:52 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2024-12-19 17:36:43 | 显示全部楼层

谢谢分享，谢谢分享
回复 支持 反对

使用道具 举报

发表于 2025-4-12 11:18:56 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

im.leo
发表于 2025-4-12 15:46:38 | 显示全部楼层
多谢分享 多谢分享 多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:36 , Processed in 0.036878 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表