在设计PLL的时候要求cycle to cycle jitter小于300ps，该如何设计和仿真？

hezea · 发表于 2017-9-12 21:11:55

您需要登录才可以下载或查看，没有账号？注册

×

在设计PLL的时候要求cycle to cycle jitter小于300ps，该如何考虑设计这个参数？以及如何仿真出来？（我看到calculator里面只有period jitter函数，计算出来的是周期抖动，好像没有办法计算）

hezea · 发表于 2017-9-13 19:49:15

ding ding

hezea · 发表于 2017-9-15 20:20:11

再顶顶

hezea · 发表于 2017-9-18 20:37:23

ding ding ding

xianwu_hs · 发表于 2017-9-18 21:25:20

用eye diagram函数可以仿真抖动，但仿出来的是确定性抖动，随机抖动要把噪声加进去仿貌似

账号		自动登录	找回密码
密码			注册

[求助] 在设计PLL的时候要求cycle to cycle jitter小于300ps，该如何设计和仿真？