设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › IC验证中如何屏蔽不想考虑的部分

返回列表发新帖

查看: 2050|回复: 0

[求助] IC验证中如何屏蔽不想考虑的部分

发表于 2018-1-4 17:16:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

比如在验证中，某些无关紧要的寄存器或逻辑(如debug逻辑)，在某次测试时不想考虑这部分内容如何屏蔽它们呢后仿也是同样的，不想分析某些寄存器，如果数量多的话会很影响仿真速度，有什么方法吗？

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:31 , Processed in 0.030371 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表