设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › GeSi工艺LVS改错求助

返回列表发新帖

查看: 2870|回复: 2

[讨论] GeSi工艺LVS改错求助

fttthefitonefor

发表于 2018-9-4 19:27:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

回复

使用道具举报

发表于 2018-9-5 14:42:20 | 显示全部楼层

貌似这个器件m=2，你少接了一个gate

回复支持反对

使用道具举报

发表于 2018-9-10 14:01:05 | 显示全部楼层

结果看下面那个显示“多余”的管子如果跟上面那个m=1的管子是一样的话。应该接一起。就是相同的Gate S/D接法

回复支持反对

使用道具举报

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:26 , Processed in 0.026962 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表