设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › FPGA_CPLD数字电路设计经验分享

返回列表发新帖

查看: 1773|回复: 2

FPGA_CPLD数字电路设计经验分享

发表于 2007-11-8 09:39:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

很好的设计经验,绝对值得一看!

FPGA CPLD数字电路设计经验分享.rar

944.4 KB, 下载次数: 21, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2008-9-22 14:21:47 | 显示全部楼层

kankan ~~~~~~~~~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-14 21:58:09 | 显示全部楼层

好东西，谢谢啦

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:58 , Processed in 0.036768 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表