关于ams数模混仿的问题

Ecooq

jiaoda 发表于 2025-2-27 09:29
可以用网表仿真，那就是变成纯spectre仿真了，速度慢，而且很难覆盖全部情况，时序问题都是数字自己保证 ...

感谢大佬回复

Ecooq

Ecooq 发表于 2025-2-27 16:26
感谢大佬回复

前辈有没有遇到过rtl转化为晶体管原理图的时候出现在生成symbol的时候无法引出电源和地引脚的情况？我的数字电路图是通过cdl代码转的原理图，但是无论怎么操作，在virtuoso生成原理图的时候始终无法生成电源和地引脚。而且在原理图修改VDD！和VSS！的端口，然后check之后报短路的错误。

jiaoda

Ecooq 发表于 2025-2-27 16:36
前辈有没有遇到过rtl转化为晶体管原理图的时候出现在生成symbol的时候无法引出电源和地引脚的情况？我的 ...

rtl网表应该就没有电源地吧，如果用cdl导电路，那个应该有电源地，如果没有看是否能定义成全局线，你遇到问题我没有遇到过