使用 Spice In 导入网表为什么管子全都是默认宽度？

mitchell0001

HI, All:
     Excuse me. the netlist is global VDD GND, we want to add VDDGND symbol in schematic,
How do we do it ? any skill or method.

why222

mitchell0001 发表于 2023-12-22 09:11
HI, All:
     Excuse me. the netlist is global VDD GND, we want to add VDDGND symbol in schematic,
...

在端口中删除VDD,GND接口，并修改网表中的VDD为VDD!，GND为GND！这样在sch中不会生成syb，但是效果相同

mitchell0001

why222 发表于 2024-1-12 12:29
在端口中删除VDD,GND接口，并修改网表中的VDD为VDD!，GND为GND！这样在sch中不会生成syb，但是效果相同
...

Hi, Sir:

      Would you explain more detail or any examples.

Thanks a lot.

why222

mitchell0001 发表于 2024-1-30 10:17
Hi, Sir:

      Would you explain more detail or any examples.

假设你的cdl是这样的：

.SUBCKT inv A Y vdd vss
*.PININFO A:I Y:0 vdd:B vss:B
M1 Y A vdd vdd pmos
M2 Y A vss vss nmos
.end  inv

你可以修改为：

.SUBCKT inv A Y
*.PININFO A:I Y:0
M1 Y A VDD! VDD! pmos
M2 Y A GND! GND! nmos
.end  inv


然后导入cdl，虽然这样没有在sch中生成VDD,GND的syb，但他们通过global net连在一起，vrituoso中默认带“!”为global net

FTt

楼主好，我在SpiceIn时也遇到了和你一样的问题，请问你解决了吗？

Alang115

楼主 怎么解决的啊？

Alang115

FTt 发表于 2024-7-8 20:40
楼主好，我在SpiceIn时也遇到了和你一样的问题，请问你解决了吗？

你解决了吗？

FTt

暂时还没有解决

幸福喵喵教主

FTt 发表于 2025-8-2 23:05
暂时还没有解决

那是devmap写错了