查看覆盖率的时候，明明代码中没有状态机，但是在报告中.出现FSM没有transitions的问题。

统计局呵呵

如题，数字子模块verilog中并没有状态机。就是一个普通的reg信号，在vcs覆盖率报告中对该信号进行了FSM覆盖的检查，并给出了transitions问题。我也不能禁掉FSM检查，因为其他子模块中有状态机
就想知道是什么原因。
另外求助一下解决办法。

飞翔的马甲

这种问题是比较常见的，就是工具将部分逻辑错误地识别为状态机了。通过选项-cm_fsmcfg fsm.config，在fsm.config中将误识别的状态机exclude掉就可以了。

fsm.config由 /cov/xxxx/xxx.vdb/snps/coverage/db/shape/fsm.verilog.generated_config.txt拷贝而来。

打开这个txt，在误识别的状态机MODULE=xxx的下一行，加上FSMS=EXCLUDE就可以了

统计局呵呵

飞翔的马甲 发表于 2022-5-5 16:50
这种问题是比较常见的，就是工具将部分逻辑错误地识别为状态机了。通过选项-cm_fsmcfg fsm.config，在fsm.c ...

好得，非常感谢，我回去试试