请教一个关于Xlinx FIFO IP的问题

stonechao

在使用Xlinx的fifo ip时为什么写入数据后要过几个周期empty信号才变成0。

Love24

异步fifo empty在读时钟域产生，需要将写指针跨到读时钟域，然后跟读指针比较，因此empty不是写入后立即变化的。

ustszl

这不是Xilinx Ip的问题，这是异步FIFO结构决定的，地址跨时钟域肯定有延时，建议楼主找点书看一看。