设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › CIC滤波器输出截位的问题

12 / 2 页

返回列表发新帖

楼主: 芯路

[原创] CIC滤波器输出截位的问题

发表于 2023-3-27 22:10:16 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

楼主| 发表于 2023-3-28 11:52:52 | 显示全部楼层

pumpkin 发表于 2023-3-25 14:36
你的输入信号功率应该有满幅度的60~80%吧

问了模拟那边的人，他们说是满摆幅，不过我看结果的PSD信号的峰值在-6dB的位置

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:22 , Processed in 0.022043 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表