设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog数字系统设计教程(第3版)---夏宇闻》 ...

返回列表发新帖

查看: 2046|回复: 0

[资料] 《Verilog数字系统设计教程(第3版)---夏宇闻》

发表于 2023-7-19 08:50:26 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 Yeannis 于 2023-7-21 13:35 编辑

《Verilog数字系统设计教程(第3版)---夏宇闻》

屏幕截图 2023-07-21 133354.png

Verilog数字系统设计教程(第3版)---夏宇闻.part1.rar

30 MB, 下载次数: 37, 下载积分: 资产 -1 信元, 下载支出 1 信元

Verilog数字系统设计教程(第3版)---夏宇闻.part2.rar

30 MB, 下载次数: 38, 下载积分: 资产 -1 信元, 下载支出 1 信元

Verilog数字系统设计教程(第3版)---夏宇闻.part3.rar

30 MB, 下载次数: 36, 下载积分: 资产 -1 信元, 下载支出 1 信元

Verilog数字系统设计教程(第3版)---夏宇闻.part4.rar

10.68 MB, 下载次数: 34, 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:10 , Processed in 0.025691 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表