in2reg的时序分析，innovus和pt对不上

awesomewalle

两个sdc一样吗

wu雨后春笋

innvous恰恰反应的是一种真实情况，它将in2reg模拟成reg2reg去分析，如果你想让innvous和pt的结果一致 ， set_ccopt_property update_io_latency false set_ccopt_property force_update_io_latency false

sxl630828191

awesomewalle 发表于 2023-7-26 14:28
两个sdc一样吗

两边的sdc是一样的，都是从前端给过来的

awesomewalle

update_io_latency导致ck path反标一个负值，使得inn的hold反而更好了，但是ug说不开这个选项会让in2reg的setup过于乐观，reg2out的hold过于悲观，到底怎么用，求大佬解答

sxl630828191

wu雨后春笋 发表于 2023-7-26 14:32
innvous恰恰反应的是一种真实情况，它将in2reg模拟成reg2reg去分析，如果你想让innvous和pt的结果一致 ， s ...

感谢wu雨后春笋，

确实，把这个关了就能和pt的结果对上了。

那么问题来了，到底是innovus更真实还是pt更真实呢？

再回到一开始的情况，下图是我根据pt的cell延迟画的，可以看出来确实有hold的violation。
因为我的约束是input_delay min = 0，所以输入的时候时钟和数据对齐。那么此时确实有违例，这样看不是pt更真实吗？

sxl630828191

awesomewalle 发表于 2023-7-26 14:50
update_io_latency导致ck path反标一个负值，使得inn的hold反而更好了，但是ug说不开这个选项会让in2reg的s ...

有同样疑惑

而且这边innovus的hold更好了，就反过来导致pt的hold过不去。那要是不开又导致setup有问题，此处怎么取舍呢

wu雨后春笋

sxl630828191 发表于 2023-7-26 15:24
感谢wu雨后春笋，

确实，把这个关了就能和pt的结果对上了。

这个问题要通过全芯片的角度去分析，你这个设计应该只是整个设计的一个子模块而已。

1.单就本设计而言，pt的时序分析肯定是准确的。
2.对于innvous而言，它考虑的是，当这个模块被调用到上一层设计时，其接口时序是否会满足，innvous模拟了模块被调用到上一层的场景。

因此innvous反应的时序，对整个大的设计而言，更合理客观。

sxl630828191

wu雨后春笋 发表于 2023-7-31 09:19
这个问题要通过全芯片的角度去分析，你这个设计应该只是整个设计的一个子模块而已。

1.单就本设计而言 ...

感谢大佬指点迷津