AHB-Lite应用bus-matrix的问题

1315chw

请教下各位大佬，AHB-Lite在应用bus-matrix的情况下，允许多个master同时访问多个不同的slave吗？还是说同一时刻只能有一个master占用总线，等前一个master访问结束了再轮到下一个？

ham8665746

看你用的是哪一个ahb bus-matrix，当前A/S/C的IP都是支持多个master同时访问不同的slave的

1315chw

ham8665746 发表于 2024-5-21 10:57
看你用的是哪一个ahb bus-matrix，当前A/S/C的IP都是支持多个master同时访问不同的slave的 ...

请问下大佬，您说的A/S/C都是什么，A是arm吗？我用的是arm的

ham8665746

1315chw 发表于 2024-5-21 11:03
请问下大佬，您说的A/S/C都是什么，A是arm吗？我用的是arm的

ARM Synopsys Cadence; 你用ARM的，应该databook，文档上有说明的

1315chw

ham8665746 发表于 2024-5-21 11:05
ARM Synopsys Cadence; 你用ARM的，应该databook，文档上有说明的

是的，datasheet上有写，但看后一句话的意思好像是还得仲裁？不太清楚同一个clk cycle内是否允许2个master对不同的slave进行访问，所以想请教大佬们确认一下，多谢多谢！

                               
登录/注册后可看大图

kk2009

matrixj就是矩阵，多个master分别访问不同的slave，可以同时访问。简单举个例子：
Master：M0，M1，M2，
Slave： S0，S1，S2，
如果同时：M0->S0，M1->S1，M2->S2，那么就可以同时访问。
如果同时：M0->S0，M1->S0，M2->S1，那么 M0和M1需要ARB之后只有一个能访问S0，另一个Master需要前一个结束后才能访问S0，但是M2马上就可以访问S1.

1315chw

kk2009 发表于 2024-5-21 13:29
matrixj就是矩阵，多个master分别访问不同的slave，可以同时访问。简单举个例子：
Master：M0，M1，M2，
Sl ...

感谢大佬答疑！

Mountain_fpga

生成桥的时候有三种仲裁方式，

qsh123_123

假如是同一时刻发起的话，slave端会有arbiter进行仲裁，根据设置的bus matrix的各个master的优先级进行仲裁