SoC Encounter 里面的总线问题

nuobeierjiang · 发表于 2025-2-7 17:30:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟在做PnR的时候遇到了一个问题,希望大家能帮忙解答。
在Virtuoso中，总线命名格式是A<3:0>，而在SOC Encounter中，总线命名格式是A[3:0]。我使用encounter导出的pr之后的verilog代码，在Virtuoso生成原理图时会采用A<3:0>的格式，而在SOC Encounter中进行PnR后生成GDSII时，则会使用A[3:0]。当我将GDSII导入Virtuoso进行LVS检查时，发现总线命名格式不匹配，导致LVS失败。由于Virtuoso的总线格式无法更改，想请问大家是否可以在SOC Encounter中修改总线格式，或者在导出GDSII时进行转换？谢谢！

ShawnWong · 发表于 2025-2-13 10:55:23

Virtuoso导出cdl的时候可以改，将<>改为[]

账号		自动登录	找回密码
密码			注册

[求助] SoC Encounter 里面的总线问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块