数字后仿真里面遇到异步FIFO跨时钟域

叶子iou

数字后仿真里面遇到异步FIFO跨时钟域导致写指针和读指针不满足建立时间和保持时间的违例，就是读写时钟的上升沿隔得很近，不知道怎么解决，求大神！！！！！
这是nclaunch里面的仿真的log文件：
Warning!  Timing violation
           $setuphold<hold>( posedge CK &&& (ENABLE_RDN === 1'b1):103725020 PS, posedge D &&& (ENABLE_RDN === 1'b1):103725027 PS,  1.0 : 10 PS,  1.0 : 10 PS );
            File: ./SCC55NLL_HD_RVT_V2p0.v, line = 15234
           Scope: FPMROC_TDC_tb.FPMROC_TDC_Inst.TDC_Encoder_Inst.fifo_inst.async_fifo_inst.\wr_ptr_g_d1_reg[3]
            Time: 103725027 PS
里面的wr_ptr_g是在写时钟下进行加1，但是在读时钟下进行打拍传给wr_ptr_g_d1

ilmkduse

解决办法可见：https://zhuanlan.zhihu.com/p/560887489