数字PLL中的TDC到底选哪个结构作为判决单元

tanborui123 · 发表于 2025-4-2 18:26:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

想请问一下有做过这方面的前辈，目前我做的这个TDC是要应用在基于分频器的全数字PLL，结构是最简单的基于buffer延迟的flash TDC，但是关于判决部分的电路到底该使用D触发器还是arbiter仲裁器呢？

如果使用D触发器，D触发器存在亚稳态问题，但是D触发器是同步系统，产生的码字送到后续的数字滤波器不需要进行额外的同步了。但是如果使用arbiter，没有了亚稳态问题，但是arbiter的应答时间和两个信号的相差相关，天生就是异步系统，用它产生的码字送到数字滤波器前是不是一定要进行一次同步呢，那这样的一次同步因为是在PLL前向通路上，相当于直接引入一个latency，势必会对性能有影响

到底该怎么取舍呢，希望有经验的前辈赐教。

tanborui123 · 发表于 2025-4-3 14:21:27

顶。。。。。

zhengzih · 发表于 2025-4-3 14:45:20

蹲一下

anhuijxa · 发表于 2025-4-6 23:28:23

dun''

swucc2023 · 发表于 2025-6-5 22:11:32

兄弟找到合适结构了吗

账号		自动登录	找回密码
密码			注册

[求助] 数字PLL中的TDC到底选哪个结构作为判决单元

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块