实际积分器电路设计

大容子 · 发表于 2025-4-6 18:39:22

您需要登录才可以下载或查看，没有账号？注册

×

登录/注册后可看大图

在把第一，二级实际运放带入理想3阶调制器中仿真发现积分器输出顶峰会出现大量较高的波形从而影响调制器性能，这是什么原因导致的那？为何之加入第一级的实际运放结果正常，第一二级全加入就有问题了？

大容子 · 发表于 2025-4-6 18:41:37

顶一顶，求助求助

2369240110 · 发表于 2025-4-6 20:44:00

DSM吧，建议要实际就全实际，理想运放+实际运放容易出错

小磊IC · 发表于 2025-4-7 10:59:44

2369240110 发表于 2025-4-6 20:44
DSM吧，建议要实际就全实际，理想运放+实际运放容易出错

同意

账号		自动登录	找回密码
密码			注册

[转贴] 实际积分器电路设计