PLL可编程分频器问题

RenYu123

在论坛中看见一个可拓展分频比的DIV23分频器，假如现在级联了3个DIV23，此时分频比8-15。可以通过一定的逻辑电路让第三级不去控制第二级，此时第三级的p1和p2可设置为1、0。前两级现在是正常的DIV23级联，分频比为4-7，但是第三级的分频比为3，此时是不是还是可以将这三级级联起来，得到一个最大21分频比的信号呢？那么这个比起单纯级联3个DIV23能实现大于15的分频比，这种有什么需要注意的地方或者考虑呢？

RenYu123

顶一下

2668687274

但是分频数不连续了不是吗？  我想要一个20分频不就得不到了吗

初见时的心动kne

你好  想问一下原文在哪儿呢

nanke

除了楼上提到的有部分频率不支持，还有就是输入时钟频率限制和输出时钟占空比非50%问题。