动态比较器的系统失调问题求助

tdstd

我设计了一款动态比较器，仿真失调电压的时候发现它对其中一个信号特别敏感，简称那个时钟信号名称是CLK，仿真的时候，当它在6 ns 打开时，系统失调是8 mV 左右，我一直从6 ns 调到5.02 ns ，它的系统失调突然降到了1.5 mV ，再从5.02 ns 调到5 ns ，系统失调又变成了 -12 mV，我不明白只是20 ps 的时间差，为什么系统失调会变化的这么大，请问一下各位设计大佬这是为什么？