|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
×
本帖最后由 jxg27cool 于 2009-10-15 23:08 编辑
压箱底的好资料！现在拿出来分享！国外大牛所写，全是英文文档！原汁原味！根据文档名字，各取所需吧！ |
-
-
A Proposal To Remove Those Ugly Register Data Types From Verilog.pdf
72.13 KB, 下载次数: 148, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Asynchronous & Synchronous Reset Design Techniques.pdf
197.79 KB, 下载次数: 194, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
abbr_a7c6ec8a2497a7b291f53b1d7993c6ba.pdf
95.35 KB, 下载次数: 134, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Correct Methods For Adding Delays To Verilog Behavioral Models.pdf
63.45 KB, 下载次数: 129, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
abbr_2690851c6585bb1735760dea76515cb5.pdf
77 KB, 下载次数: 112, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
full_case parallel_case, the Evil Twins of Verilog Synthesis.pdf
72.37 KB, 下载次数: 117, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
New Verilog-2001 Techniques for Creating Parameterized Models.pdf
81.28 KB, 下载次数: 133, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill.pdf
68.63 KB, 下载次数: 120, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Passive Device Verilog Models For Board And System-Level Digital Simulation.pdf
91.35 KB, 下载次数: 125, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
RTL Coding Styles That Yield Simulation and Synthesis Mismatches.pdf
60.6 KB, 下载次数: 115, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
abbr_5e040612594743a454e66f25963cef43.pdf
120.8 KB, 下载次数: 126, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Simulation and Synthesis Techniques for Asynchronous FIFO Design.pdf
136.85 KB, 下载次数: 178, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
State Machine Coding Styles for Synthesis.pdf
136.32 KB, 下载次数: 140, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
abbr_c2e027b405021a28d168ce58fd917713.pdf
271.44 KB, 下载次数: 128, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs.pdf
183.16 KB, 下载次数: 129, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
abbr_80345e871692a99b9b18610acc6be80d.pdf
117.34 KB, 下载次数: 129, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
THE IEEE VERILOG-2001 SIMULATION TOOL SCOREBOARD.pdf
44.06 KB, 下载次数: 106, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Verilog-2001 Behavioral and Synthesis Enhancements.pdf
66.19 KB, 下载次数: 108, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
VERILOG CODING STYLES FOR IMPROVED SIMULATION EFFICIENCY.pdf
51.12 KB, 下载次数: 119, 下载积分: 资产 -1 信元, 下载支出 1 信元
-
-
Verilog Nonblocking Assignments With Delays,Myths & Mysteries.pdf
364.57 KB, 下载次数: 127, 下载积分: 资产 -1 信元, 下载支出 1 信元
|
|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )
IP卡
狗仔卡
发表于 2009-10-15 23:06:31
提升卡
沉默卡
喧嚣卡
变色卡