设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synopsys资深工程师写的书

12 / 2 页下一页

返回列表发新帖

查看: 3195|回复: 10

[资料] Synopsys资深工程师写的书

发表于 2010-5-30 17:35:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Writing testbenches using SystemVerilog.rar (1.62 MB, 下载次数: 120)

相关帖子

回复

使用道具举报

发表于 2010-5-31 11:57:59 | 显示全部楼层

good material

回复支持反对

使用道具举报

发表于 2010-6-9 15:33:46 | 显示全部楼层

Thanks, download and have a look first.

回复支持反对

使用道具举报

发表于 2010-6-9 15:45:45 | 显示全部楼层

It is very kind of you

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-9 21:53:40 | 显示全部楼层

Thanks, download and have a look first.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-1-16 02:16:27 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-1-16 09:25:16 | 显示全部楼层

感謝無私分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-1-16 09:28:53 | 显示全部楼层

感謝無私分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-1-16 09:42:06 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-1-16 14:24:18 | 显示全部楼层

Helpful, thanks

回复支持反对

使用道具举报

12 / 2 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:06 , Processed in 0.048919 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表