设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog规范——Draft Standard Verilog Hardware Descr ...

12 / 2 页下一页

返回列表发新帖

查看: 5193|回复: 11

verilog规范——Draft Standard Verilog Hardware Description Language－2

发表于 2006-10-24 12:55:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

verilog规范——Draft Standard Verilog Hardware Description Language－2

1364-2005-d2.part2.rar

881.31 KB, 下载次数: 36, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2006-10-25 16:08:15 | 显示全部楼层

感謝不進
先下再說

回复支持反对

使用道具举报

发表于 2006-10-25 18:33:12 | 显示全部楼层

xiexie!

回复支持反对

使用道具举报

发表于 2007-4-27 10:55:38 | 显示全部楼层

好像是systemverilog的呀

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-5-5 21:53:35 | 显示全部楼层

看来要看到头都晕。。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-3-3 19:35:07 | 显示全部楼层

谢谢LZ

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-3-3 19:41:41 | 显示全部楼层

好像有人传过的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-3-3 19:42:46 | 显示全部楼层

灌水呵呵。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-3-4 20:04:53 | 显示全部楼层

什么内容呀，也不说清楚

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-3-5 00:36:55 | 显示全部楼层

很好，很值得

回复支持反对

使用道具举报

12 / 2 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 18:48 , Processed in 0.048554 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表