设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing testbenches using SystemVerilog.pdf

12 / 2 页下一页

返回列表发新帖

查看: 7911|回复: 10

[其它] Writing testbenches using SystemVerilog.pdf

发表于 2014-12-20 17:22:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Writing testbenches using SystemVerilog.pdf

Writing testbenches using SystemVerilog.pdf

1.93 MB, 下载次数: 242, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2014-12-20 21:08:39 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-12-21 16:53:33 | 显示全部楼层

systeat

回复支持反对

使用道具举报

发表于 2015-4-22 17:26:46 | 显示全部楼层

感谢分享！

回复支持反对

使用道具举报

发表于 2015-4-23 15:07:39 | 显示全部楼层

非常感谢的你的分享。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-9-4 11:11:49 | 显示全部楼层

谢谢啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-11-24 08:30:17 | 显示全部楼层

感谢风向

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-10-11 20:51:16 | 显示全部楼层

haoshu

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-1-28 16:56:33 | 显示全部楼层

Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-1-30 18:55:36 | 显示全部楼层

Thanks!

回复支持反对

使用道具举报

12 / 2 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:42 , Processed in 0.072536 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表