设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CPPLL verilogA 相位噪声建模

12 3 4 5 6 / 6 页下一页

返回列表发新帖

查看: 15720|回复: 52

[资料] CPPLL verilogA 相位噪声建模

发表于 2018-6-13 14:20:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

A verilog-A based fractional freqency synthesizer model for fast and accurate noise assessment.pdf (5.24 MB, 下载次数: 878)

值得大家学习一下。

回复

使用道具举报

发表于 2018-6-13 14:55:15 | 显示全部楼层

you design it or you just copy it

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-6-13 16:37:13 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2018-6-13 21:17:05 | 显示全部楼层

thanks for your sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-6-14 00:07:57 | 显示全部楼层

thanks for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-6-14 08:57:39 | 显示全部楼层

many thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-6-14 19:03:02 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-6-14 19:53:28 | 显示全部楼层

看看~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-6-15 11:50:15 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-6-15 16:00:58 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

12 3 4 5 6 / 6 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:51 , Processed in 0.034718 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表