verilog-a建模

阿斯siur · 发表于 2020-10-14 19:54:40

您需要登录才可以下载或查看，没有账号？注册

×

请问下对于带TDC,数字滤波，和AFC的adpll能用Verilog实现行为级建模吗

quantus · 发表于 2020-10-14 21:20:00

可以

阿斯siur · 发表于 2020-10-16 16:21:22

如果我已经知道各个模块的传递函数，可以直接用verilog-a在s域建模吗？通过对传递函数直接编写？

quantus · 发表于 2020-10-16 17:50:03

阿斯siur 发表于 2020-10-16 16:21
如果我已经知道各个模块的传递函数，可以直接用verilog-a在s域建模吗？通过对传递函数直接编写？

...

s域传函对模拟滤波器建模比较合适。
如果模型的抽象程度高，直接MATLAB就可以做了。
如果要带入一些细节，比如TDC/FIR/IIR是纯数字模块，直接用verilog写就可以了。ADPLL/AFC也都是可以用verilog写的。如果非要用verilog-a来做反倒麻烦。

阿斯siur · 发表于 2020-10-21 16:29:24

你好，这是我做的cppll中鉴相部分仿真，这是代码和仿真结果，问题是最后的vout是一条为0的直线，这是程序哪出错了

quantus · 发表于 2020-10-21 17:23:40

阿斯siur 发表于 2020-10-21 16:29
你好，这是我做的cppll中鉴相部分仿真，这是代码和仿真结果，问题是最后的vout是一条为0的直线，这是程序哪 ...

去掉V(out) <= Vmin里的=号。因为初始状态V(out)为0.

阿斯siur · 发表于 2020-10-21 18:57:28

膜拜大佬，但这个输出图是正常的吗，输出电压太小了吧

阿斯siur · 发表于 2020-10-21 19:05:50

放到整张图里还是这样

quantus · 发表于 2020-10-21 19:46:51

debug要自己来哦我只能稍微帮着看看简单的

阿斯siur · 发表于 2020-10-21 20:30:00

好的，感谢感谢

账号		自动登录	找回密码
密码			登录注册

[求助] verilog-a建模