ICC导出的gds做LVS的时候的一些warning，导致lvs没过

ZHZIC

从ICC导出gds的时候，设置了数字标准单元库里的mapfile：

1. set_write_stream_options -child_depth 99 -output_pin {text} -pin_name_mag 0.1 -map_layer $gdsout_map_file

复制代码

mapfile叫gdsout.map，内容大概下面的样子：

然后我导入到cadence，用calibre做LVS的时候，把。v网表转换成spi格式的网表，用的下面的语句：

1. v2lvs -v ./input/2/top_io_lvs.v -s ./input/tcb018gbwp7t_270a.spi -s ./input/tpd018nv_3.spi -l ./input/tcb018gbwp7t.v -l ./input/tpd018nv.v -o ./output/top_io_2.spi -s0 VSS -s1 VDD

复制代码

生成的过程中，报了一堆warning：

然后将生成的spi网表文件跟导入到cadence的版图进行对比，用calibre进行LVS验证，报了很多warning：

最后出来的结果是：

显示版图是没有ports的，
我不知道我哪一步出了问题
有没有大佬帮帮我呀，非常非常感谢，感激不尽

ZHZIC

自顶一下，没人吗

quanqiutong

先将端口标上名字再比

ZHZIC

quanqiutong 发表于 2020-11-10 15:38
先将端口标上名字再比

我在virtuoso里面手动加上了端口，然后端口的错误没了，还有一些错误。。。

quanqiutong

source 文件中filler，decap，diode有没有包含进去？

ZHZIC

quanqiutong 发表于 2020-11-10 18:06
source 文件中filler，decap，diode有没有包含进去？

这是用。v生成的spi网表文件，可以看到里面有dcap

quanqiutong

这个要调试看看了，看是缺少什么了

liaohero

少了很多東西

mldxl.

楼主你好，请问从icc中导出的gds放在virtuoso如何进行LVS验证呢

mldxl.

博主你好请问产生的SPI文件如何和layout进行LVS吗