Springer 2021年新书，ASIC设计与综合,RTL,Verilog

ffq513 · 发表于 2021-3-1 11:21:28

您需要登录才可以下载或查看，没有账号？注册

×

ASIC Design and Synthesis.RTL Design Using Verilog.

qptom · 发表于 2021-3-1 11:56:16

谢谢分享！

looneyxp · 发表于 2021-3-1 12:30:43

谢谢分享！

nidiya · 发表于 2021-3-1 13:29:11

感谢分享

pancs · 发表于 2021-3-1 14:14:36

Thanks for sharing

tom0626 · 发表于 2021-3-1 14:26:55

Thank You very much.

gushenglin · 发表于 2021-3-1 16:26:54

感谢分享！

im.leo · 发表于 2021-3-1 16:49:52

多谢分享多谢分享多谢分享

student321 · 发表于 2021-3-1 19:51:37

kankan

AlexKe · 发表于 2021-3-1 21:07:07

谢谢分享

账号		自动登录	找回密码
密码			注册

[资料] Springer 2021年新书，ASIC设计与综合,RTL,Verilog