设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...
123下一页
返回列表 发新帖
查看: 5691|回复: 27

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

[复制链接]
发表于 2022-4-23 15:37:12 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2022-4-23 16:30:54 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-4-24 11:37:45 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2022-5-16 19:26:10 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-6-1 14:24:37 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lay_
发表于 2022-6-2 10:53:15 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-6-2 15:42:50 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-10-2 20:20:54 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-10-4 15:49:15 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lujigua
发表于 2024-7-4 09:51:19 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 17:45 , Processed in 0.043534 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表