请教一下各位大佬 crtmom 电容DRC报错问题？

知芯

t40工艺，这个crtmom电容我从器件库中调出来跑DRC就出现了图一的问题，通过查阅报错描述大概意思是阱点位的错吗？


目前我处理的过程是：在不打散器件的情况下在M1金属区域补上一层OD，但是出现的问题就是就是图二错误


然后对器件打散后（不太理解SR_DPO.S.19 ）
如果PO包裹住OD-M1-CO那就是出现图三的错；
如果PO不包裹住OD-M1-CO那就是出现图四的错

Promise_cc

在Device外面画TAP，哪有直接借用Device里面的Metal的。你这画法，也是第一次见到

知芯

Promise_cc 发表于 2024-1-2 17:58
在Device外面画TAP，哪有直接借用Device里面的Metal的。你这画法，也是第一次见到 ...

好的 谢谢！ 具体情况 我也不太明白，在这种电容库里，我看了一下只要涉及了PO_dummy1层就会出现这个阱点位的错，通过打散去除PO_dummy1就不报错，但器件就不能识别了。

知芯

顶一下

知芯

Promise_cc 发表于 2024-1-2 17:58
在Device外面画TAP，哪有直接借用Device里面的Metal的。你这画法，也是第一次见到 ...

最近复现了这种问题，之前是P阱，没有理解你当初的回复。
复现问题：这个MOM电容第三端原理图是给的RFGND，虽然我把bulk端（第三端）接到了RFGND的电位上，但这个电容还是是我SUBGND的衬底环内，所以还是存在这个问题。后面稀里糊涂的把MOM电容原理图的第三端改成了SUBGND后，这个问题就解决掉。

现在换成了N阱，我原以为还是像之前那样处理bulk接SUBGND,有N阱的缘故所以再在外面补上N-TAP接高电位（在这里要是再仔细想想就能豁然开朗），显然还是不能解决问题。后面再次看了设计文档对这个器件的图层定义以及和其它同类型的器件比较，发现器件模型里bulk处只有孔和金属1，少了有源区和离子注入，感觉是衬底的缘故,所以最后补上了相应的N-TAP再把bulk接到这个衬底上。问题就解决了。
现在回头看才明白当初和现在的糊涂(虽然器件模型第三端有点不合适，但自己确实没有理解到位)

cherry_li

知芯 发表于 2024-9-25 16:31
最近复现了这种问题，之前是P阱，没有理解你当初的回复。
复现问题：这个MOM电容第三端原理图是给的RFGND ...

SR_DPO应该是dum poly吧。看描述和图片，mom 应该是选了下方有POLY shield的类型。bulk端是指mom的衬底电位。
第一个DRC是建议把这个POLY shielding与MOM下方的BULK 连接成同一电位。
第二个是因为你在dum poly下方加了OD，这是不允许的，mom PDK的里面SR_DPO和OD的AND区域不可以直接长CT。
图三就是与图二DRC的问题一致。
图四就是与图一DRC的问题一致。

知芯

cherry_li 发表于 2024-9-25 17:44
SR_DPO应该是dum poly吧。看描述和图片，mom 应该是选了下方有POLY shield的类型。bulk端是指mom的衬底电 ...

感谢回复，设计文档确实是这样的，是自己想复杂了，因为SR_DPO的缘故 不能有OD的原因所以补衬底需要在器件外面添加

Folier

看你的图  pdk中有po dummy和od dummy的    电容的第三端是指的po dummy接的电位，和衬底没有关系   如果你想把下面的沉底nw或者psub赋值电位需要自己额外接tap  电路是不体现的  

知芯

18519125260 发表于 2024-10-10 17:06
看你的图  pdk中有po dummy和od dummy的    电容的第三端是指的po dummy接的电位，和衬底没有关系   如果你 ...

感谢回复，确实是电位的问题且需要外接。至于您说的要po dummy接的电位 这点我有点没理解，要如何接

Folier

知芯 发表于 2024-10-10 17:36
感谢回复，确实是电位的问题且需要外接。至于您说的要po dummy接的电位 这点我有点没理解，要如何接
...

电路设计第三端接的什么电位  po dummy 就接什么电位     两边的M1就是po dummy连接点     至于衬底  如果是nw的  可以悬浮或者自己赋值电位   pw的可以赋值地电位  或者其他电位自己通过dnw实现    至于drc的问题  如果crt key没问题的话   那只能是实际的布图引入的  实际分析