DRC报错LAT.3P，求助

医栗鲨不白了

只有P 管报错LAT.3P，本来N管也有的，但是在guardring外面套个p衬底后就解决了，但是P管怎么都解决不了。



后面LVS和连线显示P管衬底，连带着SN guardring没接上Vdd


找资料半天没解决。求助各位大佬


以下是图片

DRC报错

Pmos

Nmos

all

本人初学者，若有不周望见谅

843071455

医栗鲨不白了 发表于 2025-6-24 12:49
LAT.3P错误没了，但是显示堆叠

你加的环上的nwell和管子上的nwell没有合并在一起吧？看着图片没有合在一起。

haydnzhang

把p管和ring盖上nwell.

tk670068490

LVS都没过吧

医栗鲨不白了

tk670068490 发表于 2025-6-24 10:14
LVS都没过吧

Vdd接不上过不了

医栗鲨不白了

haydnzhang 发表于 2025-6-24 08:39
把p管和ring盖上nwell.

会显示重叠了，然后报错。但LAT的错误确实没了

                               
登录/注册后可看大图

医栗鲨不白了

haydnzhang 发表于 2025-6-24 08:39
把p管和ring盖上nwell.

                               
登录/注册后可看大图

LAT.3P错误没了，但是显示堆叠

医栗鲨不白了

843071455 发表于 2025-6-24 15:29
你加的环上的nwell和管子上的nwell没有合并在一起吧？看着图片没有合在一起。
...

好的，已经解决了，一开始会报距离近的错误。合在一起就没有错误了。十分十分十分感谢大佬

医栗鲨不白了

843071455 发表于 2025-6-23 23:03
你加的环上的nwell和管子上的nwell没有合并在一起吧？看着图片没有合在一起。
...

还有个小问题，如果原理图的衬底不是接Vdd或Vss，而是接在源或漏上，源和漏端还有电路，也就是不直接接Vdd或Vss。那么此时版图该咋接衬底

                               
登录/注册后可看大图

dcce

医栗鲨不白了 发表于 2025-6-24 17:54
还有个小问题，如果原理图的衬底不是接Vdd或Vss，而是接在源或漏上，源和漏端还有电路，也就是不直接接Vd ...

使用独立器件解决，P管就一个单独的N阱就好了，注意留好阱间距。
N管的话做在深N阱内，得看工艺支不支持，深N阱是什么可以自己去搜搜学习一下，关键词是：DNW、深N阱、独立电位的NMOS